臺積電COO：打造每個人的晶圓廠 - asiasworldcity.hk

「香港飛龍」標誌

本文内容：

如果您希望可以時常見面，歡迎標星收藏哦~來源：內容來自 tomshardware，謝謝。我們有機會採訪了臺積電副聯席首席運營官兼高級副總裁Kevin Zhang，探討半導體行業的最新趨勢及其對臺積電未來戰略的影響。自20世紀80年代成立以來，臺積電的經營戰略始終是一絲不苟地滿足客戶的需求，並根據不斷變化的半導體格局進行轉型。未來幾年，公司客戶的需求將更加多樣化，因此臺積電將根據特定細分市場的需求提供不同的尖端生產能力，這標誌着其“人人皆可代工”理唸的一箇重要里程碑。每個人的晶圓廠從歷史上看，個人電腦處理器是推動行業向下一代芯片製造技術轉型的驅動力。後來，智能手機革命改變了遊戲規則，移動SoC成爲臺積電（以及整個行業）尖端製造工藝的領頭羊。人工智能的興起再次改變了一切，數據中心級處理器即將成爲臺積電尖端工藝節點的主要應用領域。然而，由於消費設備每年對性能和功能的需求不斷提升，它們也每年都需要新的工藝技術。因此，臺積電必須提供不同的尖端技術來滿足高度差異化的需求。此外，它還爲客戶端和人工智能/高性能計算應用提供先進的封裝技術。這些是我們在採訪臺積電高級副總裁兼聯席首席運營官Kevin Zhang時瞭解到的一些信息，Kevin Zhang負責臺積電的技術路線圖、業務戰略和關鍵客戶參與。未來之路隨着用戶需求的變化，半導體技術也隨之變化。未來幾年，半導體行業將需要代工芯片製造商，尤其是臺積電，提供三種不同的產品。（圖片來源：臺積電）這一趨勢正朝着三個方向發展：1、最大晶體管密度和性能效率。2、以合理的成本和最佳的電源實現最高的性能效率。3、適用於數據中心的多芯片封裝解決方案。爲了滿足這些不同的需求，臺積電圍繞三個互補的方向調整其技術路線圖：先進的晶體管縮放、優化的功率傳輸以及多芯片系統集成的領導地位。對於智能手機和個人電腦等需要極致性能效率的產品，臺積電將提供其 N3P、N2、N2P 和 A14 製程技術。這些節點經過優化，可實現強大的每瓦性能，而無需背面供電的複雜性和成本，從而能夠高效擴展對面積效率和電池壽命至關重要的移動和消費級 SoC。對於功耗爲一千瓦或以上的數據中心處理器，臺積電計劃在 2026 年底推出配備超級電源軌背面供電網絡 (BSPDN) 的 A16，隨後在 2029 年推出配備 SPR 的 A14。此外，爲了滿足數據中心級人工智能基礎設施對多芯片封裝解決方案日益增長的需求，臺積電已將其先進封裝產品組合（包括硅光子學和嵌入式功率組件）擴展爲具有凝聚力、高帶寬、節能的系統。摩爾定律並未失效Anton Shilov：?我們先來回顧一下最近經常聽到的一箇傳統問題，那就是摩爾定律究竟是繼續存在還是消亡。從 N5 到 N3 的過渡，我們看到混合芯片的密度提升了約 30%。從 N3 到 N2 的過渡，我們預計晶體管密度將提升 15%。對於 A16，預計增幅在 7% 到 10% 之間（A16 的關鍵特性是背面供電，而不是重新設計的晶體管）。隨着每個新節點的推進，（晶體管密度的）擴展會繼續呈現收益遞減的趨勢嗎？還是會取得突破？Kevin Zhang：如果你觀察一下從 5nm 到 3nm 再到 2nm，再到現在的 A14，目前的趨勢是，每代產品的能效提升大約 30%。這是一種趨勢。我們看到，我們能夠繼續以每代 20% 左右的速度積極地提高晶體管密度。所以，性能提升大約是 15%。我認爲這些數字與前幾代產品一致。展望未來，除了 A14 之外，我可以說，根據我們所看到的，我們還有大量的創新即將推出，所以我們可以利用這一趨勢，繼續超越 A14。Anton Shilov：您剛纔提到了 A14，並提到它由於一些技術突破而提供了全節點擴展優勢，並且還提到了第二代 GAA 納米片晶體管。這是否意味着這項突破涉及新材料之類的東西？Kevin Zhang：我現在不想談論具體的創新方案。我們的技術團隊可能會在 IEDM 上發表一篇論文，我會讓他們自己討論。我必須告訴你，與 N2/A16 相比變化相當大。從目前的情況來看，我們完全有信心在 2028 年實現 A14 的量產，並實現顯著的幾何尺寸微縮。因此，我認爲這將真正讓客戶獲得內在的技術微縮優勢。每個應用程序都需要自己的節點Anton Shilov：你們發佈 A16 時曾說過，背面供電對 AI HPC 設計尤其有利。在一次採訪中，您指出智能手機 SoC 可以繼續使用沒有背面供電的工藝技術。你們的客戶是否能夠繼續使用沒有背面供電網絡 (BSPDN) 的 A14 和 A12 等下一代節點？Kevin Zhang：我認爲我們看到了移動應用的一些分化，例如，與高性能計算 (HPC) 處理器相比，移動應用的功耗並不那麼顯著，而高性能計算 (HPC) 處理器的單顆芯片、單顆芯片或單顆封裝功耗高達數千瓦或數千瓦。我們認爲，移動應用客戶仍然希望前端供電充足，以實現功率、性能和成本優勢。所以，你會看到我們有 N2 技術，也有 A14，但它們沒有後端供電或超級供電軌 (SPR)。但正如我之前提到的，A14 推出一年後，我們將推出針對高性能計算 (HPC) 應用的 Super Power Rail 技術版本。您的觀察是正確的，我們將同時提供這兩種技術，以便不同的產品領域實現各自的優化點。Anton Shilov：這是否意味着未來你們的工藝技術將更加適合特定的應用？Kevin Zhang：我想你可以這樣理解：我們的技術平臺將針對不同的應用進行量身定製。目前，這已經在發生了。你看，在移動領域，我們有一箇不同的優化點。這正在整個設計層面上發生。比如晶體管庫。我們針對不同的產品配置和產品應用，優化了不同的晶體管庫。在晶體管技術層面，比如超級電源軌 (Super Power Rail)，再比如封裝，我們也有不同的優化點。CoWoS 主要用於高性能計算 (HPC) 或人工智能 (AI) 應用。此外，還有 InFO（封裝技術），它被移動客戶廣泛使用。所以，是的，我們已經針對不同的產品細分市場明確優化了我們的技術。Anton Shilov：過去，你們開發了面向高性能計算 (HPC) 的 X 工藝技術，例如 N4X、N3X 以及現在的 N2X。但從 A16 開始，這些技術從一開始就針對 HPC 進行了優化，對嗎？Kevin Zhang：沒錯。配備 Super Power Rail 的 A16 確實是爲 HPC 應用量身定製的。然而，在 X 系列——N4X、N3X 和 N2X——中，我們致力於幫助客戶實現單線程應用的最高速度。注：臺積電傾向於在一箇 PDK 中提供多種工藝技術迭代（例如 N5、N5P、N4、N4P 或 N3B、N3E、N3P）。這使得代工廠能夠儘可能長時間地使用昂貴的設備，也使臺積電的客戶能夠儘可能長時間地重複使用其 IP。Anton Shilov：現在從一箇節點轉移到另一箇節點的成本越來越高，您預計一代內的迭代次數會增加嗎？還是保持在三到四次左右？關於 A16 或 A14，您有什麼具體的問題嗎？Kevin Zhang：如果你看一下路線圖，就能數出我們每個主要節點推出了多少個衍生版本，對吧？以 3nm 爲例，你已經看到有 N3E、N3X、N3P，現在又有了 N3C。所以，我們已經有四種不同的主要版本。但我想指出一點：它們是（一種）技術的不同衍生版本，它們是兼容的。例如，從 N3E 到 N3P 再到 N3C，客戶可以重複使用大部分設計。由於我們優化了某些方面，你可能需要對（芯片設計）進行稍微不同的描述。但總體而言，物理設計可以直接重複使用。這使得我們的客戶基本上可以利用他們之前的產品設計或 IP，基於工藝增強或工藝優化實現進一步的優化。Anton Shilov：那麼，從 A14 和 A16 開始，他們是否也會提供這些專門的版本？Kevin Zhang：超級電源軌引入了相當多的新功能，因爲電源連接完全從正面移到了背面。所以，它確實需要相當重要的新設計。這是 A16 的獨特之處。當你把電源移到晶圓背面時，在正面，只需進行一些細微的改動，就可以重新利用大部分單元庫。這些改動主要體現在電源連接方式上。Anton Shilov：但是從 A14 這個全新的節點開始，您是否計劃像今天一樣提供該技術的進一步迭代？Kevin Zhang：我可以告訴你，A14 將繼續沿用前幾代產品（例如 2nm 工藝）的做法。如果明年我們談論的是 A14P 或 A14X，我一點也不會感到驚訝。A14C 也會在某個時候推出。所有這些產品都將遵循（現有產品的）類似理念：兼容、漸進式，並讓我們的客戶在過渡到 14A 時能夠從投資中獲益。Anton Shilov：既然您提到了 C 工藝技術的變體，您能估算一下 N3C 的成本效益嗎？Kevin Zhang： ?產品層面的成本效益取決於具體的產品設計、產品配置，但從純粹的內在技術能力角度來看，我談論的是 10% 左右的成本效益。隨着需求的增長，芯片設計人員採用更先進的工藝技術Anton Shilov：臺積電管理層曾多次提到，儘管客戶必須採用全新的 GAA 工藝節點 IP，但預計 N2 芯片在頭兩年的流片數量將高於 N3 和 N5 芯片的流片數量。這背後的原因是什麼？Kevin Zhang：嗯，我認爲主要原因是應用驅動。我們最近經常談論人工智能。但人工智能的根本要求實際上是節能計算，對吧？無論是數據中心，還是邊緣設備。但你想想數據中心，對吧？如今，數據中心最大的單一成本組成部分是電力，也就是功耗。因此，通過採用更先進的硅技術，可以大幅降低功耗。因此，客戶通過採用更先進的硅技術，獲得了顯著的擁有成本優勢。這實際上是促使客戶更積極地採用先進硅技術節點的根本動力。他們繼續整合更多計算能力，情況也是如此。以視頻的AI功能爲例。你知道，你拍攝並上傳到YouTube的視頻需要谷歌數據中心強大的計算能力。因此，所有這些因素實際上都在推動客戶採用更先進的硅片和晶體管技術。所以，我們看到這個趨勢實際上在加速。這就是我之前展示那張圖表的原因。你看，在過去三代產品中，NTO 的數量一直在增加，對吧？第一年增加了 2 倍，第二年增加了 4 倍。所以，這就是這些數字背後的真正原因。Anton Shilov：數據中心應用越來越多地採用多芯片設計方法。然而，對於多芯片解決方案，我們知道當芯片設計分解時，功耗會增加，因此芯片設計人員必須應對這一問題。您認爲您能在代工廠層面幫助他們降低分解設計的功耗嗎？Kevin Zhang：如今這種情況已經發生了。例如，每個特定的功能、元件、CPU、GPU、AI 神經引擎，實際上都需要不同的優化點。如今，我們已經提供了許多不同類型的晶體管。例如，我們允許設計人員在同一芯片上針對不同的功能設計優化點使用不同的晶體管。他們已經在這樣做了。這對我們來說非常重要，能夠與客戶合作提供特定的優化。這就是單片設計。對於多芯片設計，他們實際上可以使用截然不同的硅片技術。例如，有些公司使用最先進的技術，比如2納米用於計算，但對於低功耗、低速元件，他們可以繼續使用3納米、甚至5納米，甚至4納米，然後利用我們先進的集成方案將它們集成在一起。所以，這實際上已經在發生了，在系統層面，我們正在與不同的客戶就不同的產品應用進行密切合作。注：使用不同的晶體管庫和工藝技術可以優化功耗。然而，多芯片解決方案的功耗仍可能高於集成解決方案。在 3D 集成方面，臺積電的客戶必須等待代工廠開發出相應工藝技術的 TSV 版本（例如 N4 TSV、N3 TSV、N2 TSV 等），然後才能將該節點用作基礎芯片。Anton Shilov：去年，您談到了用於實現極其強大解決方案的晶圓系統集成。但實際上有多少客戶對如此巨大的晶圓系統級處理器感興趣？顯然是 Cerebras 和 Tesla。還有其他客戶嗎？Kevin Zhang：我們看到了這種趨勢，人們不斷推動更大的中介層尺寸，以容納更多計算單元和更多HBM。所以這種趨勢將會持續下去。我們看到客戶希望利用晶圓級集成來滿足他們未來的需求。但你知道，這可能還需要幾年時間，因爲現在我討論的是CoWoS量產，它的光罩尺寸是3.5倍，未來會有5倍和9倍的光罩尺寸，而超過9倍的光罩尺寸後，晶圓級集成將成爲一種重要的集成方案。但這還需要幾年時間。不過，客戶已經出現了。你提到了Cerebras和特斯拉的Dojo。他們在利用晶圓級集成方面更加積極。臺積電將繼續發展臺積電擁有來自不同細分市場的500多家客戶，並正在不斷改進其戰略，以滿足日益多樣化的客戶需求。公司爲人工智能、高性能計算和消費電子應用提供多種針對細分市場優化的尖端製造技術，並允許客戶在其製造工藝發展過程中重複使用其IP。這再次強調了公司長期以來秉持的“人人晶圓廠”理念，即從“一刀切”的方案轉向一系列專用節點和封裝解決方案。展望未來，臺積電將爲人工智能和高性能計算應用提供採用超級電源軌背面供電網絡（例如 A16 和 A14P）的尖端工藝技術；爲客戶端和智能手機處理器提供不帶 BSPDN 的尖端節點（例如 N3P、N2、N2P、A14）；併爲針對成本敏感型應用的設計提供成本優化的先進節點（例如 N4C、N3C、N2C）。此前，該公司僅針對成熟節點（例如 N16FFC、N12FFC）提供成本優化的節點。針對多芯片組和分解式設計，臺積電持續擴展其 3DFabric 產品組合，提供面向客戶端/移動端 (InFO)、面向 AI 和 HPC 2.5D 集成 (CoWoS)、面向客戶端和數據中心 3D 集成 (SoIC) 的多樣化產品，甚至還提供針對最苛刻解決方案的晶圓系統 (SoW) 集成。https://www.tomshardware.com/tech-industry/semiconductors/tsmc-svp-kevin-zhang-opens-up-on-process-technology-development-and-evolving-demands-interview半導體精品公衆號推薦專注半導體領域更多原創內容關注全球半導體產業動向與趨勢*免責聲明：本文由作者原創。文章內容系作者個人觀點，半導體行業觀察轉載僅爲了傳達一種不同的觀點，不代表半導體行業觀察對該觀點贊同或支持，如果有任何異議，歡迎聯繫半導體行業觀察。今天是《半導體行業觀察》爲您分享的第4021期內容，歡迎關注。『半導體第一垂直媒體』實時專業原創深度公衆號ID：icbank喜歡我們的內容就點“在看”分享給小夥伴哦

(本文内容不代表本站观点。)
---------------------------------